

計算機科学実験 1 レポート

26002503432 松田 知樹

2026 年 4 月 15 日

1 実験目的

本実験の目的は、デジタル回路における 2 値論理の基本を理解し、論理素子の動作や論理回路の構成方法を実験を通して習得することである。また、論理回路の遅延やフィードバックの影響についても理解し、デジタルシステムの基礎的な設計能力を身につけることを目的とする。

表 1 より、入力が両方とも High (1) のときのみ出力が Low (0) となり、それ以外の場合は High (1) となることが確認できる。

2.1.4 正論理と負論理の真理値表および論理

まず、正論理においては、High を 1, Low を 0 として扱う。このときの真理値表を表 2 に示す。

2 実験内容

2.1

section 実験 1: 論理機能の推測

2.1.1

section 実験課題本実験では、与えられた IC の論理機能を、入力と出力の関係から推測することを目的とする。

2.1.2

section 使用した IC 本実験では、2 入力 NAND ゲートを含む IC (SN74LS00N) を使用した。また、1, 2 入力の 3 出力を使用した。結果では 1 を x , 2 を y , 3 を z と置き換える。

2.1.3 実験結果

入力 x, y に対する出力 z の関係を表 1 に示す。

表 1: 入力と出力の関係

x	y	z
Low	Low	High
Low	High	High
High	Low	High
High	High	Low

表 2: 正論理における真理値表

x	y	z
0	0	1
0	1	1
1	0	1
1	1	0

表 2 より、本回路は NAND 論理 ($z = \overline{x \cdot y}$) であることが分かる。

次に、負論理においては、High を 0, Low を 1 として扱う。このときの真理値表を表 3 に示す。

表 3: 負論理における真理値表

x	y	z
1	1	0
1	0	0
0	1	0
0	0	1

表 3 より、本回路は NOR 論理 ($z = \overline{x + y}$) として解釈できる。

2.1.5 論理回路

上記の結果より推測される IC 内の論理回路を図 1 に示す。

SN74LS00N




図 1: 使用した IC の論理回路

表 4: IC 74xx51 の真理値表 (正論理)

A	B	C	D	Z
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

2.2 (2) IC 74xx51 の論理機能の推測

2.2.1 実験課題

本実験では、IC 74xx51 の論理機能を明らかにするため、4つの入力に対する出力を観察し、得られた結果から正論理における論理式を導出することを目的とする。

2.2.2 使用した IC

本実験では、IC 74xx51 を使用した。本 IC は、入力端子 2,3,4,5 を入力とし、6 を出力とする 4 入力 1 出力の論理回路である。

2.2.3 実験結果

入力を A, B, C, D とし、観測された出力 Z を正論理 (High=1, Low=0) で表した真理値表を表 4 に示す。

2.2.4 考察

表 4 より、出力が 0 となる条件に注目すると、

- $A = 1, B = 1$ のとき
- $C = 1, D = 1$ のとき

であることが分かる。

したがって、出力はこれらの条件の否定として表されるため、

$$Z = \overline{AB + CD}$$

となる。

すなわち、本 IC は 2 つの AND 条件を OR でまとめ、その結果を否定した論理回路である。

2.3 実験 2: 論理回路の実現

2.3.1 実験課題

本実験では、NAND ゲートのみを用いて EX-OR 回路を実現することを目的とする。

2.3.2 論理式の導出

EX-OR は、入力 x, y に対して以下の論理式で表される。

$$x \oplus y = x\bar{y} + \bar{x}y$$

この式を NAND のみで表現するために変形する。




図 2: NAND ゲートによる EX-OR 回路




図 3: EX-OR 回路の結線図

まず、ド・モルガンの定理を用いて、全体を NAND の形に変形する。

$$x \oplus y = \overline{\overline{xy} + \overline{xy}}$$

さらに分配し、

$$= \overline{(\overline{xy} \cdot \overline{xy})}$$

ここで、各項を NAND で表すと、

$$x \oplus y = (x \text{ NAND } \bar{y}) \text{ NAND } (\bar{x} \text{ NAND } y)$$

また、NOT は NAND で実現できるため、

$$\bar{x} = x \text{ NAND } x, \quad \bar{y} = y \text{ NAND } y$$

したがって、EX-OR 回路は NAND ゲートのみで構成可能である。

2.3.3 論理回路

上記の論理式に基づいて構成した回路図を図 2 に示す。この時、 x を A, y を B とおく。

また、実際の結線図を図 3 に示す。

2.3.4 実験結果

実際に回路を構成し入力を変化させたところ、入力が異なる場合にのみ出力が High となることを確認した。

したがって、本実験において EX-OR 回路を正しく実現できた。

2.4 実験 3：組合せ回路（加算器）

2.4.1 実験課題

本実験では、入力 A_n, B_n, C_{n-1} を用いて、和 X_n と繰り上がり C_n を出力する 2 進加算器（フルアダー）を実現することを目的とする。

2.4.2 真理値表

入力と出力の関係を表 5 に示す。

表 5: フルアダーの真理値表

A_n	B_n	C_{n-1}	X_n	C_n
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

2.4.3 論理式の導出

表 5 より、出力 X_n は入力のうち 1 の個数が奇数のときに 1 となる。したがって、

$$X_n = A_n \oplus B_n \oplus C_{n-1}$$

また、繰り上がり C_n は 2 つ以上の入力が 1 のときに 1 となるため、

$$C_n = A_n B_n + B_n C_{n-1} + A_n C_{n-1}$$

と表される。

2.4.4 論理回路

上記の論理式に基づいて構成した回路図を図 4 に示す。

2.4.5 結線図

実際に構成した結線図を図 5 に示す。

2.4.6 実験結果

回路を構成し、各入力に対する出力を確認した結果、真理値表と一致する動作が得られた。

したがって、本実験において 2 進加算器を正しく実現できた。




図 4: 2 進加算器の回路図




図 5: 2 進加算器の結線図

2.5 実験 4：フィードバック回路

2.5.1 実験課題

本実験では、出力を入力へフィードバックする回路を構成し、回路の時間的な動作および遅延の影響を観察することを目的とする。

2.5.2 回路図

構成したフィードバック回路を図 6 に示す。

2.5.3 結線図

実際の結線図を図 7 に示す。




図 6: フィードバック回路




図 7: フィードバック回路の結線図




図 8: フィードバック回路のタイムチャート

2.5.4 実験結果

回路を動作させたところ、出力に接続した LED の明るさが一定ではなく、周期的に変化する様子が観察された。これは、出力が High と Low の間で繰り返し変化しているためである。

2.5.5 考察

本回路では、出力が入力へフィードバックされるため、回路内で状態が連続的に変化する。

論理回路には伝搬遅延時間 t_d が存在するため、入力の変化が出力へ反映されるまでに時間差が生じる。この遅延により、出力が安定せず、発振が生じると考えられる。

この動作をタイムチャートとして図 8 に示す。

図 8 より、入力と出力の間に遅延時間 t_d が存在し、さらにフィードバックによって信号が再び入力に戻ることで、周期的な変化（発振）が生じていることが分かる。

したがって、本回路では論理的には一定値に収束するはずであるが、実際には遅延の影響により安定せず、発振が発生する。

2.6 実験 5：NAND2 段フィードバック回路

2.6.1 実験課題

本実験では、2 段の NAND ゲートを用いたフィードバック回路を構成し、入力の变化に対して出力がどのように振る舞うかを観察し、回路が状態を保持する性質を持つことを確認することを目的とする。




図 9: NAND2 段フィードバック回路




図 10: NAND2 段フィードバック回路の結線図

2.6.2 回路図

構成した回路図を図 9 に示す。

2.6.3 結線図

実際の結線図を図 10 に示す。

2.6.4 実験結果

初期状態として入力 A を High に設定し電源を投入した。その後、入力 A を一瞬 Low にした後、再び High に戻した。

このとき、出力 X は一度 High に変化した後、入力 A を High に戻してもその状態を保持し続けることが観察された。

2.6.5 考察

本回路は、2つの NAND ゲートが相互にフィードバックされているため、一度出力が変化するとその状態が維持される構造となっている。

この動作をタイムチャートとして図 11 に示す。




図 11: NAND2 段フィードバック回路のタイムチャート




図 12: 2 入力 2 段フィードバック回路 (SR ラッチ)




図 13: SR ラッチの結線図

図 11 より、入力 A を一瞬 Low にすることで出力が変化し、その後入力を元に戻しても出力は変化せず、状態が保持されることが分かる。

これはフィードバック構造により、回路が過去の状態を記憶する性質を持つためである。

2.7 実験6: 2入力2段フィードバック回路

2.7.1 実験課題

本実験では、2入力2段の NAND フィードバック回路を構成し、入力条件によって出力がどのように変化・保持されるかを観察する。これにより、Set および Reset 機能を持つラッチ回路の動作を理解することを目的とする。

2.7.2 回路図

構成した回路図を図 12 に示す。

2.7.3 結線図

実際の結線図を図 13 に示す。

2.7.4 実験結果

入力 A, B の値を変化させたところ、以下のような動作が観察された。

- A=Low, B=High のとき、出力 Q は High となった (Set 動作)




図 14: SR ラッチのタイムチャート

- A=High, B=Low のとき, 出力 Q は Low となった (Reset 動作)
- A=High, B=High のとき, 出力 Q は直前の状態を保持した
- A=Low, B=Low のとき, 出力が不定となる状態が観察された

2.7.5 考察

本回路は NAND ゲートによる SR ラッチであり, 入力 A, B に応じて出力 Q の状態を設定または保持する回路である。

この動作をタイムチャートとして図 14 に示す。

図 14 より, 入力の変化に応じて出力が設定 (Set) またはリセット (Reset) されること, また両入力が High のときには状態が保持されることが分かる。

さらに, 両入力が Low の場合には回路が不安定となり, 出力が不定となるため, この状態は使用してはならない。

2.8 実験 7: D フリップフロップ

2.8.1 実験課題

本実験では, クロック信号を用いた D フリップフロップ回路を構成し, 入力データがクロックに同期して保持される動作を確認することを目的とする。

2.8.2 回路図

構成した D フリップフロップの回路図を図 15 に示す。

2.8.3 結線図

実際の結線図を図 16 に示す。

2.8.4 実験結果

入力 D とクロック信号 CLK を変化させたところ, クロックが High のときに入力 D の値が出力 Q に反




図 15: D フリップフロップ回路




図 16: D フリップフロップの結線図

映され, クロックが Low のときには出力が変化せず, 直前の状態を保持することが観察された。

2.8.5 考察

本回路は, クロック信号により動作が制御される記憶回路である。

その動作をタイムチャートとして図 17 に示す。

図 17 より, クロックが High の間のみ入力 D が出力 Q に反映され, それ以外の期間では出力が保持されることが分かる。

したがって, 本回路は入力データをクロックに同期して記憶するフリップフロップとして動作している。




図 17: D フリップフロップのタイムチャート




図 18: JK フリップフロップ回路




図 19: JK フリップフロップの結線図

2.9 実験 8: JK フリップフロップ

2.9.1 実験課題

本実験では、JK フリップフロップ回路を構成し、入力 J, K およびクロック信号に対する出力の変化を観察することで、フリップフロップの動作を理解することを目的とする。

2.9.2 回路図

構成した JK フリップフロップの回路図を図 18 に示す。

2.9.3 結線図

実際の結線図を図 19 に示す。

2.9.4 実験結果

入力 J, K およびクロック信号 CLK を変化させたところ、以下のような動作が観察された。

- J=0, K=0 のとき、出力は変化せず保持された




図 20: JK フリップフロップのタイムチャート

- J=1, K=0 のとき、出力は High に設定された (Set)
- J=0, K=1 のとき、出力は Low に設定された (Reset)
- J=1, K=1 のとき、クロックに同期して出力が反転した (トグル動作)

2.9.5 考察

本回路は、SR ラッチを改良したフリップフロップであり、すべての入力条件に対して安定した動作を行うことができる。

動作をタイムチャートとして図 20 に示す。

図 20 より、入力条件に応じて出力が保持・設定・リセットされることが確認できる。また J=K=1 のときにはクロックに同期して出力が反転することが確認できる。

このように、JK フリップフロップは SR ラッチの欠点であった禁止状態を解消した回路である。

3 検討課題

3.1 (4.1) TTL・CMOS・ECL の比較

TTL は高速であるが消費電力が大きい。CMOS は低消費電力であり、現在主流である。ECL は非常に高速であるが消費電力が大きく、主に特殊用途で用いられる。

3.2 (4.2) 論理関数の列挙

2 入力 1 出力の論理関数は、入力が 4 通りで出力がそれぞれ 0 か 1 をとるため、 $2^4 = 16$ 通り存在する。

3.3 NAND 素子での表現

入力を x, y 、出力を z として各素子を NAND で表す。また、NOT 素子以外の導出ではド・モルガンの法則を使用する。

NOT 素子

$$\bar{x} = x \cdot x$$

AND 素子

$$x \cdot y = \overline{\overline{x \cdot y}} = (x \cdot y) \cdot (x \cdot y)$$

OR 素子

$$x + y = \overline{\overline{x + y}} = (x \cdot x) \cdot (y \cdot y)$$

NOR 素子

$$\overline{x + y} = \bar{x} \cdot \bar{y} = (x \cdot x) \cdot (y \cdot y)$$

XOR 素子

$$\begin{aligned} x \oplus y &= x\bar{y} + \bar{x}y = x(\bar{x} + \bar{y}) + y(\bar{x} + \bar{y}) \\ &= x(x \cdot y) + y(x \cdot y) = x(x \cdot y) \cdot y(x \cdot y) \end{aligned}$$

XNOR 素子

$$\overline{x \oplus y} = xy + \bar{x}\bar{y}$$

以上の論理式より、各番号ごとに論理式の導出を行う。

- (1) $z = 0$
- (2) $z = x \cdot y$
- (3) $z = x \cdot \bar{y}$
- (4) $z = x(\bar{y} + y) = x$
- (5) $z = \bar{x} \cdot y$
- (6) $z = \bar{x}y + xy = y$
- (7) $z = \bar{x}y + x\bar{y} = x \oplus y$
- (8) $z = \bar{x}y + x\bar{y} + xy$
 $= y + x\bar{y}$
 $= x + y$
- (9) $z = \bar{x} \cdot \bar{y}$
- (10) $z = \bar{x}\bar{y} + xy = x \odot y$
- (11) $z = \bar{x}\bar{y} + x\bar{y} = \bar{y}$
- (12) $z = \bar{x}\bar{y} + x\bar{y} + xy$
 $= \bar{x}\bar{y} + x$
 $= x + \bar{y}$
- (13) $z = \bar{x}\bar{y} + \bar{x}y = \bar{x}$
- (14) $z = \bar{x}\bar{y} + \bar{x}y + xy$
 $= \bar{x}\bar{y} + y$
 $= \bar{x} + y$
- (15) $z = \bar{x}\bar{y} + \bar{x}y + x\bar{y}$
 $= \bar{x} + x\bar{y}$
 $= \bar{x} + \bar{y}$
- (16) $z = \bar{x}\bar{y} + \bar{x}y + x\bar{y} + xy = 1$

3.4 (4.3) fan-in・fan-out

fan-in は 1 つの論理ゲートに入力できる最大入力数を表し、fan-out は 1 つの出力が接続できる入力の最大数を表す。fan-out が大きくなると信号が弱くなり、動作不良の原因となる。

4 感想

本実験を通して、論理回路の基礎から応用までを実際に体験することができた。特に、フィードバック回路やフリップフロップの動作は理論だけでは理解しにくいですが、実験によって直感的に理解することができた。また、回路の遅延が動作に影響を与えることも実感でき、今後の学習において重要な知識であると感じた。

5 参考文献

- 金杉 昭徳他, 論理回路の基礎, 朝倉書店, 2020 年
- 湯山 俊夫, デジタル IC 回路の設計「実験で学ぶ TTL,C-MOS の応用テクニック」, CQ 出版社, 1986 年」